Dokumentation Diese Dokumentation befand sich noch im Aufbaustadium, als der Museums-Status eingetreten ist. Wenn Sie nach Antworten auf spezielle Fragen suchen, schauen Sie doch einfach mal in die PAK/3-FAQ, vielleicht findet sich dort etwas. PAK-Jumper Jn Name Funktion J1 MMU-Disable offen=enabled J2 CPU-Cache disable offen=enabled J3 FPU-Enable offen=deaktiviert oder nicht vorhanden J4 SLC-Disable offen=SecondLevelCache enabled J5 PAK-Enable gesteckt=enabled J6 BR gesteckt, aber nur wenn das P3-PUK GAL nicht verdrahtet ist! sonst offen J7 ROM 1-2=ROM auf der PAK aktiv 2-3=inaktiv oder nicht vorhanden J8 ROM_CS 1-2=/ROMCS auf GND für schnelleren Zugriff 2-3=/ROMCS mit /ROMOE verbunden J9 CPUCLK 1-2=asynchroner Takt, z.B. von FRAK 2-3=synchroner 16MHz-Takt (NICHT mit FRAK!) siehe auch FRAK/2-Anleitung J10 FPUCLK 1-2=asynchroner Takt wie CPU 2-3=synchroner 16MHz-Takt (die FPU sollte nicht langsamer laufen, als die CPU) siehe auch FRAK/2-Anleitung J11 Cache-Control 1-2=über MMU 2-3=reserviert, nicht verwenden offen=SLC immer an Anmerkungen: Standard in dieser Notation Pin1 eines 3er Jumpers hat ein eckiges Lötauge enabled = aktiviert, disabled = deaktiviert Platinenlayouts Es gibt zwei Platinenversionen der PAK: die ältere PAK/3-030 und die neue PAK/3-030A (ausserdem gibt es noch die 020er-Version PAK/3-020). Zu unterscheiden sind diese Versionen zum einen an dem entsprechenden Schriftzug in Kupfer auf der Lötseite unten links, zum anderen an dem deutlich helleren Lötstoplack und den zusätzlichen Bauteilen auf der A-Version. Die Änderungen zur A-Version der PAK-Platine sind bei der Stückliste aufgeführt. Der Bestückungsplan der PAK ist als GEM-Image-Datei mit 300dpi zum Download verfügbar: Zur Downloadseite. Das Layout der A-Version der PAK-Platine ist als JPEG-Bild von unseren Seiten ebenfalls downloadbar: Zur Downloadseite Stückliste der PAK Position Anzahl Bezeichnung U1, U2, U4, U5, U6 5 GAL20v8, 15ns, entsprechend programmiert siehe auch GAL-Seite U3 (SPARE) 1 ggf. GAL16v8, 15ns, entsprechend programmiert siehe auch GAL-Seite U8 1 MC68030 (CPU) U9 1 MC68882 (FPU) U10-U13 4 27C010, 120ns, entsprechend programmiert (ROM) U14-U17 4 (Cache-)SRAM, 20ns, 8Kx8 (z.B. TC5588) U18, U19 2 Tag-RAM, 20ns (z.B. ST-MK48S74) U20, U21 2 74F541 U22 1 74F86 U23 1 Quarzoszillator 32-50MHz RN1 1 4k7 Ohm x8 Array R1, R4, R7, R10, R23-R26 8 Widerstand 4k7 R2, R5, R6 3 Widerstand 1k0 R8 1 Widerstand 2k2 R31, R32 2 Widerstand 330R R41, R43 2 Widerstand 560R R42 1 Widerstand 10k R44-R47 4 Widerstand 33R C1-C16 16 Keramik-Kondensator 100nF, RM2,54 C20-C24 5 Tantal-Kondensator 10uF/16V, RM2,54 C41, C42 2 Keramik-Kondensator 22pF, RM2,54 J1-J6 6 Pfostenstiftleiste, 2pin J7-J11 5 Pfostenstiftleiste, 3pin CON1 1 SIL-Sockel 19pin CON2 2 SIL-Steckadapter 32pin (Mainboardstecker) Achtung! CON2 sind die 'inneren' Lötaugen ST1 2 SIL-Sockel 32pin (68000er-Sockel) Achtung! ST1 sind die 'äußeren' Lötaugen Änderungen zur neuen A-Version des PAK-Layouts: neuer Widerstand R9: 33 Ohm, muß unbedingt bestückt werden! zwei zusätzliche Massepunkte und ein Vcc-Anschluß am Platinenrand neben dem 68000er-Sockel neuer Jumper J12; nur für Testzwecke (Flash-ROM), nicht bestücken das PUK-GAL (U3) ist bereits komplett verdrahtet; allerdings mit anderer Pinbelegung; siehe auch GAL-Seite unter dem Quarzoszillator (U23) läßt sich nun von der Lötseite optional ein 74F00 zur Pufferung des Taktes einsetzen; dieser verbessert die Taktsignalqualität, was gerade bei 50MHz sehr willkommen ist. Mit einer FRAK/? ist die Taktpufferung nicht nötig, da die FRAK/? bereits eine entsprechende Schaltung enhält. Soll die Taktpufferung eingesetzt werden, müssen folgende Änderungen gemacht werden: 74F00 von der Lötseite einsetzen, R47 von 33 Ohm auf 10 Ohm herabsetzen, R48: 68 Ohm und C43: 220pF einsetzen, die Lötbrücke neben dem 74F00 offen lassen Soll die Taktpufferung nicht eingesetzt werden (z.B. weil eine FRAK/? zum Einsatz kommt), muß die Lötbrücke geschlossen werden Dauerton ohne Tastatur Wen nervt nicht das Gerappel, wenn man am Rechner bastelt und mal vergessen hat, die Tastatur anzuschließen (520/1040/MegaST)? Der Grund ist, daß Atari einen Pulldown- statt einen Pullup-Widerstand in die Empfangsleitung der Tastatur eingebaut hat. Das hat sich erst mit Erscheinen des TTs geändert, seit dem ist das Gerappel (was ein ständiger Empfang eines '0'-Zeichens ist) verschwunden... Wer seinen Rechner auf dieses 'Feature' umrüsten möchte, braucht auch gar nicht mal viel zu tun. In der unten abgebildeten Grafik ist ein Ausschnitt eines MegaST-Mainboard zu sehen, unterhalb der beiden ACIAs 6850, über dem RTC-PAL. Alles was man tun muß, ist den 10k-Widerstand auf der rot eingekreisten Seite abzukneifen und an den gelb eingekreisten Anschluß des Kondensators zu löten - schon ist wohltuende Ruhe! MegaST-Mainboard unterhalb der ACIAs Wer keinen MegaST hat und diesen Patch auf seinen Rechner übertragen möchte, muß die Leitung vom Tastatur-ACIA, Pin 2, verfolgen. Vom Chip aus geht es an einen 10k Widerstand und an die Drossel, die dann zur Tastaturbuchse führt. Der 10k Widerstand hängt auf der anderen Seite an Masse. Diese Seite vom Mainboard trennen und an +5V legen. Fertig. Zuletzt geändert am 08.03.2007, RS